シラバス参照

科目名 ハードウェア記述言語 
担当者氏名

旭 健作

全開講対象学科 理工学部情報工学科
年次 3年次 
クラス  
講義学期 後期 
単位数
必選区分 選択必修科目 
学期・曜日・時限  
部門 専門教育部門-情報工学専門科目 
備考 毎回、授業時間の2倍の自学自習時間が求められます。 



準備学習・事後学習
以下に示す準備学習と事後学習について,講義時間の2倍の自学自習を行うこと.
【準備学習】
毎回,講義計画について教科書や講義資料などを用いて予習し,概要を理解しておくこと.
【事後学習】
講義内で述べた点をまとめておくこと.さらに前回の演習問題の不正解箇所や解説内容について正しく理解しておくこと. 
履修上の留意
ディジタル回路の動作原理や設計方法,コンピュータシステムの構成(コンピュータアーキテクチャ),情報工学実験II(論理回路)の内容,プログラミング言語(C言語)の記述方法などについて,基礎的な内容を理解していることが望まれる.もし理解が不足している場合は必ず復習し理解しておくこと.
講義および演習には情報処理教室のPCを使う予定.
遅刻,居眠り,途中入退出など受講にふさわしくない行為は厳禁. 
授業の概要と目的
各種の論理回路を設計するのに,現在ではハードウェア記述言語(HDL:Hardware Description Language)によって論理回路を記述したソフトウェアを作り,これをASICやFPGAに適用する.このため,HDLを修得することは,電子装置や情報処理装置などのものづくりにとって重要なことで,本授業ではHDLで各種電子装置を設計できる能力を身につけることを目的とする.(科目ナンバリングコード:TJ31110) 
サブタイトル
高度なディジタル回路を設計するためのコンピュータ言語を学ぶ. 
到達目標
ハードウェア記述言語のVerilog HDLを使い,さまざまなディジタル回路を記述でき,シミュレーションによって動作確認できる. 
授業計画
【項目欄】 【内容欄】
1. Verilog HDL記述入門(1)  ハードウェア記述言語とはどういうものかを理解する.基本的な論理回路を復習し,これらの回路のHDL記述を学ぶ.
到達レベル:ハードウェア記述言語とはどういうものかを理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
2. Verilog HDL記述入門(2)  排他的論理和回路や加算回路について,それらのVerilog HDL記述と,シミュレーションによる動作確認の方法を学ぶ.
到達レベル:加算回路についてVerilog HDL記述ができる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
3. Verilog HDLの文法(1)  Verilog HDLの基本的文法としてモジュール構造,数値表現,演算子,演算法を学ぶ.
到達レベル:Verilog HDLの基本的文法が理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
4. Verilog HDLの文法(2)  Verilog HDLによる回路記述の基本的構文と回路記述スタイルを学ぶ.
到達レベル:基本的な回路記述のスタイルを理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
5. 組み合わせ回路のHDL記述(1)  ゲート回路,セレクタ,デコーダ,エンコーダなどの組み合わせ回路のHDL記述を学ぶ.
到達レベル:基本的な組み合わせ回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
6. 組み合わせ回路のHDL記述(2)  組み合わせ回路として,演算回路,比較回路,ROMなどのHDL記述を学ぶ.
到達レベル:よく用いられる組み合わせ回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
7. 順序回路のHDL記述(1)  順序回路として,各種フリップフロップ,カウンタのHDL記述を学ぶ.
到達レベル:基本的な順序回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
8. 順序回路のHDL記述(2)  順序回路として,シフトレジスタ,ステートマシンのHDL記述を学ぶ.
到達レベル:少し複雑な順序回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
9. シミュレーション(1)  シミュレーションモデルの必要性を認識し,ROM,RAM,AD変換,DA変換などのシミュレーションモデルを学ぶ.
到達レベル:簡単なシミュレーションモデルについて理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
10. シミュレーション(2)  シミュレーションに関連して,いくつかのシミュレーション記述手法を学ぶ.
到達レベル:簡単なシミュレーション記述について理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
11. 簡単な装置例のVerilog HDL記述(1)  簡単な装置例のVerilog HDL記述として,電子サイコロと簡易電子錠に関するHDL記述を学ぶ.
到達レベル:単純な動作をする回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
12. 簡単な装置例のVerilog HDL記述(2)  簡単な装置例のVerilog HDL記述として,簡易型の4ビットCPUに関するHDL記述を学ぶ.
到達レベル:少し規模の大きな単純な動作をする回路のHDL記述を理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
13. 電子装置の設計(1)  本格的な電子装置例のVerilog HDL記述として,拡張電子錠に関するVerilog HDL記述を学ぶ.
到達レベル:少し規模の大きなHDL記述について理解できる.
授業内容に関する宿題を出題する.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
14. 電子装置の設計(2)  Verilog HDL記述された拡張電子錠についてシミュレーションによる動作確認の方法を学ぶ.
到達レベル:少し規模の大きなHDL記述のシミュレーションについて理解できる.
宿題として最終課題に取り組むこと.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
15. 総まとめ  これまでの総まとめを行い,受講生各自が与えられた課題についてHDL記述し,シミュレーションによって動作確認する.
到達レベル:基本的なHDL記述ができ,シミュレーションにより動作を確認できる.
宿題として最終課題に取り組むこと.
事前学習として講義資料を事前に読み概要を理解しておくこと.事後学習として講義内容を各自でまとめておくこと. 
テキスト
【書籍名】 【著者】 【出版社】
1. 入門Verilog HDL記述   小林優  CQ出版社 
2. 配布の講義資料     
参考文献
【書籍名】 【著者】 【出版社】
1. 特になし     
授業方法の形式
講義 
成績評価方法及び評価基準
毎授業に出題する宿題演習の結果(50%)と,授業外に課す最終課題レポートの結果(50%)で成績を評価する.ただし,出席回数が3分の2に満たない場合は欠格とする. 
受講生へのメッセージ
高度で実用的な電子機器の設計手法の基礎を身につけよう 
参考URL
1. https://rjie.meijo-u.ac.jp/ 学内専用情報工学科Webサーバの「ハードウェア記述言語」のページ 
画像
ファイル
更新日時 2018/12/26 10:41


PAGE TOP